PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-005436

(43)Date of publication of application: 10.01.1990

(51)Int.CI.

H01L 21/336 H01L 21/265

H01L 29/784

(21)Application number : 63-153572

(71)Applicant: MATSUSHITA ELECTRON CORP

(22)Date of filing:

23.06.1988

(72)Inventor: OKUDA YOSHIMITSU


OKUMA TORU


FUKUMOTO HIROBUMI TAKASHIMA YUKIO

(54) MANUFACTURE OF FIELD-EFFECT TRANSISTOR

(57)Abstract:

PURPOSE: To form a thin diffused layer on the sidewall of a groove and to reduce an area exclusively used for a transistor on a substrate by forming high concentration source, drain diffused layer in the bottom of the groove, and then ion implanting the sidewall of the groove in a state that an ion beam has a predetermined angle with respect to the substrate. CONSTITUTION: After an isolating oxide film is formed on a Ptype silicon substrate 1, a polysilicon gate electrode 3 is formed of positive resist 2. Then, with the resist 2 as a mask as it is a groove 4 is formed on the substrate by anisotropic dry etching. Thereafter, an ion implantation is so conducted that the substrate becomes substantially perpendicular to an arsenic ion beam to form a high concentration N-type diffused layer 5, an ion implantation is so conducted that an ion beam has an angle of 60° to the surface of the substrate to form a thin diffused layer 6. Thus, a thin diffused layer formed on the sidewall of the groove is formed with satisfactorily uniform concentration, and since the formed transistor is formed with the region of the thin diffused layer substantially perpendicularly thereto, an area exclusively used on the substrate can be extremely decreased.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

① 特許出顯公開

⑫ 公 開 特 許 公 報(A) 平2-5436

®Int. Cl. 5

識別記号

庁内整理番号

磁公開 平成2年(1990)1月10日

H 01 L 21/336 21/265 29/784

8422-5F

H 01 L 29/78

Z R 301

審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称 電界効果トランジスタの製造方法

> ②特 頭 昭63-153572

忽出 夏 昭63(1988)6月23日

@発 明 考 奥 \blacksquare 能 充 個発 田田 者 大 熊 徹 . 個発 明 者 福 博 文 本 男 個発 明 者 島 坴 髙

大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地

大阪府門真市大字門真1006番地 松下電子工業株式会社内 松下電子工業株式会社内

创出 顋 人 松下電子工業株式会社 何代. 理

弁理十 星野 佰司 大阪府門真市大字門真1006番地

明

1。 発明の名称

電界効果トランジスタの製造方法

2. 特許請求の範囲

半導体拮板上に、選択酸化法によって素子分離 領域を形成する工程と、ポリシリコン又は高融点 金属材料によるゲート電極を形成する工程と、同 ゲート電極と素子分離領域に対して自己整合的に 益板に滯を形成する工程と、前記簿の底部に基板 と逆の導電型を持つ濃度の高い拡散層をイオン注 入によって形成する工程と、前記簿の側壁に基板 をイオン線に対して傾けたイオン注入を行うこと によって、濃度の低い拡散層を形成する工程を含 むことを特徴とする電界効果トランジスタの製造 方法.

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体基板上に形成される微細なし DD (Lightly Doped Drain) 構造を持つ電界効

果トランジスタの製造方法に関する。

大阪府門真市大字門真1006番地 松下電子工業株式会社内

(従来の技術)

半導体基板上に作り込む能動素子の1つである 電界効果トランジスタは、ゲート電極にポリシリ コンまたは高磁点金属材料を用い、ドレイン及び ソース拡散層を自己整合的に形成するものが最も 一般的である。この構造の電界効果トランジスタ において、特にドレインとソース間の耐圧を上げ る必要がある場合、実効的なゲート部分からある 距離をあけて濃い拡散層を形成し、その内側にゲ ートに対して自己整合的に薄い拡散層を形成する いわゆるLDD構造にすることが行われている。

(発明が解決しようとする課題)

上記の如く、従来から用いられているLDD構 遊を持つ電界効果トランジスタでは、ゲートから ある距離にわたって帯い拡股圏を形成する必要が あるため、トランジスタが拡板上で専有する面積 がその分大きくなり、高级積化の上でさまたげに なる。また製造工程上、薄い拡散層のスペースを 作るために、ゲート側壁に何らかの物質によるス

特開平2~5436(2)

ペーサを形成する等の工夫が必要となり、かなり 複雑な工程が付加されることとなる。

(課題を解決するための手段)

上記の観題を解決するために、本発明は概を形 りコン又は高随点金属材料によるゲース及びにを を後に、エッチングによりソース及びにを をおびいかられて がいなる部分にがからいができるが、 がいないが、では、 がいないが、では、 がいないが、では、 がいないが、できるが、 がいないが、 がいが、 がいが

(作用)

本発明の電界効果トランジスタの製造方法においては、海の側壁に形成される薄い拡散層が、線度の均一性よく形成される。出来たトランジスタは、深い拡散層の領域がほぼ垂直に形成されるため、基板上での専有面積が極めて小さくなる。ま

SG膜 7 を形成し、同図に示すように、ソース及びドレインのアルミ配納 8 を行った。本実施例のトランジスタはゲート長が12 pm のものであり、海の深さは約0.3 pm とした。

(発明の効果)

上記の実施例によれば、ゲートポリシリコンの 何感にスペーサを設けた形の電界効果トランジスタに対して面積が約30%減少した。またイオン注入によって確い拡散層を形成しているため、特性が極めて安定しており、またばらつきも少ない。
4. 図面の簡単な説明

第1回、第2回、第3回は順に本発明電界効果 トランジスタの製造方法の工程を示した図である。


1 … P型シリコン基板、 2 … ポジレジスト、 3 … ポリシリコンゲート電極、 4 … シリコン基板に形成された際、 5 … 渡いN型拡散層、 6 … 搾いN型拡散層、 7 … BPSG膜、 8 … アルミ配線。

た基根に形成される様は、ゲート電極と分離酸化 膜に対して自己整合的に形成されるので、工程は 極めて循単である。


(实施例)

次に図を参照しながら実施例によって本発明の 詳細を説明する。第1回ないし第3回は工程の流 れを示した斯面図である。実施例ではN型の電界 効果トランジスタを示す。まず第1因に示すよう にP型シリコン装板1に腐知の選択酸化法を用い て分離酸化膜を形成した後、約10mmのゲート酸化 睒を形成し、さらに約400mmのポリシリコンを埋 被し、ポジレジスト2によって、ポリシリコンゲ ート 位極 3 を形成する。 次に前記ポジレジスト 2 をそのまぎマスクにして、好2回に示すようにぬ 方性ドライエッチングによって拡板に得るを形成 する。この後茘板とひ素イオンビームとがほぼ盤 直となるイオン注入を行って濃いN型拡散層5を 形成し、次にイオンビームを基板表面とが60°の 角度を持つようイオン注入を行って、稼い拡散層 6 を形成する。この後第3回に示す800nmのBP


第 | 図



第 2 図



第3図



THIS PAGE BLANK (USPTO)